在2024年IEEE国际电子器件会议IEDM上，Intel代工技术部门公布了多项半导体领域的创新成果，涉及新材料应用、异构封装技术、全环绕栅极(GAA)晶体管等多个领域。这些进展表明，Intel在其四年五个工艺节点计划中取得了重大成就，朝着2030年实现单个芯片1万亿个晶体管的目标迈进。
特别值得关注的是，Intel推出的减成法钌互连技术。该技术利用新型金属化材料钌，并结合薄膜电阻率和空气间隙的创新应用，大幅提升了互连微缩技术。这项技术不仅具备量产的可行性和成本效益，而且在间距小于或等于25纳米时，能通过空气间隙有效降低线间电容高达25%，优于铜镶嵌工艺。
Intel还展示了选择性层转移（SLT）技术，这是一种先进的异构集成解决方案，通过集成超薄芯粒，大幅缩小芯片尺寸并提高纵横比。与传统芯片到晶圆键合技术相比，SLT技术能将芯片封装吞吐量提升100倍，实现快速芯片间封装。结合混合键合或融合键合工艺，SLT技术可封装来自不同晶圆的芯粒，进一步提升功能密度。
在晶体管技术方面，Intel代工展示了6纳米栅极长度的硅基RibbonFET CMOS晶体管。这项技术显著缩短了栅极长度，减少了沟道厚度，同时在抑制短沟道效应和提升性能方面达到行业领先。这一创新为栅极长度的进一步缩短奠定了基础，是摩尔定律持续发展的重要支撑。
Intel在2D GAA晶体管的栅氧化层研究上也取得了新进展。为加速GAA技术创新，Intel展示了在2D GAA NMOS和PMOS晶体管制造方面的研究成果。通过研发栅氧化层模块，成功将晶体管栅极长度缩小至30纳米。此外，2D TMD研究也取得了显著突破，有望在未来替代硅在先进晶体管工艺中的应用。
在氮化镓（GaN）技术研究方面，Intel代工也取得了显著成果。在300毫米GaN-on-TRSOI衬底上，Intel成功制造了高性能微缩增强型GaN MOSHEMT。这一技术有助于减少信号损失，提高信号线性度，并采用了基于衬底背部处理的先进集成方案。
暂无评论