3.5D XDSiP封装平台

博通推出3.5D XDSiP封装平台，支持最大6000平方毫米芯片面积，采用台积电CoWoS-L技术，整合3D堆叠与HBM内存，性能提升显著，计划为AI/HPC处理器提供定制设计，2026年首款产品将亮相。